

Prova scritta di Fondamenti di Elettronica

18 luglio 2013

parte digitale

Nome: Cognome: Matricola:


Punti Assegnati:/.....//// =

Sia $V_{DD}=2V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO}[V]$	0.5	-0.5
$\beta'[\mu A/V^2]$	200	100
$\gamma[V^{1/2}]$	0.0	0.0
$\lambda [V^{-1}]$	0.0	0.0
$L_{MIN}[\mu m]$	0.15	0.15
C_{ox}	10.0 [fF/ μm^2]	10.0 [fF/ μm^2]
C_{GS0}	1.0 [fF/ μm]	1.0 [fF/ μm]

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale.

Si consideri la porta logica dinamica DOMINO in figura con $C_L=30fF$ e si trascuri l'effetto del *self-loading* (ovvero, ogni stadio vede come carico solo la capacità di ingresso dello stadio a valle).



Si risponda ai seguenti quesiti:

- (5 punti) si disegni la rete di *pull-down* per implementare la funzione $F = AB+BC+AC$, assumendo che gli ingressi A, B e C siano disponibili sia in forma vera che negata;
- (5 punti) si assuma un dimensionamento unitario per tutti gli nMOS e i pMOS del gate dinamico (transitori di clock + rete di PD) e si calcoli la capacità vista dagli ingressi;
- (5 punti) si determini il dimensionamento $S_{n,inv}$ e $S_{p,inv}$ del nMOS e del pMOS che compongono l'invertitore che pilota C_L (che rispettano $\beta'_n S_{n,inv} = \beta'_p S_{p,inv}$) al fine di minimizzare il ritardo complessivo di caso peggiore della porta nel suo complesso (gate dinamico + invertitore);
- (5 punti) si calcoli il tempo di ritardo complessivo (gate dinamico + invertitore) per ogni configurazione degli ingressi che attiva il PD in fase di valutazione;
- (5 punti) si calcoli la durata della fase di precarica;
- (5 punti) si determini la potenza dissipata dal circuito quando la frequenza di clock é di 500MHz; si assuma che gli ingressi siano incorrelati tra loro ed abbiano uguale probabilità di essere '0' o '1'.